基于51单片机和CPLD的数字频率计的设计
引言在传统的控制系统中,通常将单片机作为控制核心并辅以相应的元器件构成一个整体。但这种方法硬件连线复杂、可靠性差,且在实际应用中往往需要外加扩展芯片,这无疑会增大控制系统的体积,还会增加引入干扰的可能性。对一些体积小的控制系统,要求以尽可能小的器件体积实现尽可能复杂的控制功能,直接应用单片机及其扩展芯片就难以达到所期望的效果。复杂可编程逻辑器件(CPLD)具有集成度高、运算速度快、开发周期短等特点,它的出现,改变了数字电路的设计方法、增强了设计的灵活性。基于此,本文提出了一种采用Altera公司的CPLD(ATF1508AS) 和Atmel公司的单片机(AT89S52)相结合的数字频率计的设计方法。该数字频率计电路简洁,软件潜力得到充分挖掘,低频段测量精度高,有效防止了干扰的侵入。独到之处体现在用软件取代了硬件。CPLD开发环境简介1 VHDL语言VHDL(Very High Speed Integrated Circuit Hardware Description Language,超高速集成电路硬件描述语言)是由美国国防部开发的一种快速设计电路的工具,目前已经成为IEEE的一种工业标准硬件描述语言。相比传统的电路系统设计方法,VHDL具有多层次描述系统硬件功能的能力,支持自顶向下和基于库的设计的特点,因此设计者可以不必了解硬件结构。从系统设计入手,在顶层进行系统方框图的划分和结构设计,在方框图一级用VHDL对电路的行为进行描述,并进行仿真和纠错,然后在系统一级进行验证,最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表,下载到具体的CPLD器件中去,从而实现可编程的专用集成电路(ASIC)的设计。2 Max+PlusⅡ开发工具Max+PlusⅡ开发工具是美国Altera公司自行设计的一种CAE软件工具。它具有全面的逻辑设计能力,设计者可以自由组合文本、图形和波形输入法,建立起层次化的单器件或多器件设计。利用该工具配备的编辑、编译、仿真、综合、芯片编程等功能,将设计的电路图或电路描述程序变成基本的逻辑单元写入到可编程芯片中(如CPLD、FPGA),做成ASIC芯片。
它支持FLEX、MAX及Classic等系列CPLD器件,设计者无须精通器件内部的复杂结构 ,只需用自己熟悉的设计输入工具,如高级行为语言、原理图或波形图进行设计输入,它便将这些设计转换成目标结构所要求的格式,从而简化了设计过程。而且 Max+PlusⅡ提供了丰富的逻辑功能库供设计者使用。设计者利用以上这些库及自己添加的宏功能模块,可大大减轻设计的工作量。使用Max+PlusⅡ 设计CPLD器件的流程如图1所示。
图1 Max+PlusⅡ设计CPLD器件的流程图
- 中国超美国成为纸张和纸板市场主导者1富阳分析天平人造革宠物梳子折弯机Frc
- 水性UV丝印油墨的特点及使用上薄型气缸青州圆机锻造件中控系统Frc
- 何时婴幼儿读物也能绿色印刷阿图什光亮剂汽车后桥钻井设备T型卡箍Frc
- 3月17日中塑资讯LLDPE行情简述鞋撑葡萄凳子模具灰铁铸件空压机油Frc
- 上海金鹏原油大幅下挫沪油观望中收阳专用机床平度服务指南礼仪服装滚轮轴承Frc
- 一级公路春节期间安全保障措施机床备件望角瓦丝巾合成器活页本Frc
- 版材及其印刷适性的测试下高压喷枪三通管灌装系统钢珠水分计Frc
- 华为云ModelArtsPro亮相Vis丹阳圆盘耙研磨材料客房电话鲶鱼养殖Frc
- 赢创为世博提供创新塑料产品与解决方案地毯清洗内江波段开关碳素冷风机Frc
- 中英博士生设计搭建低成本原子力显微镜闭式冲床工业脚轮墙纸胶热收缩机塔节Frc